PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-077358

(43) Date of publication of application: 23.03.2001

(51)Int.CI.

H01L 29/78

H01L 29/74

H01L 21/332

H01L 29/749

H01L 21/336

(21)Application number: 11-248115 (71)Applicant: FUJI ELECTRIC CO LTD

(22) Date of filing:


02.09.1999 (72)Inventor: **UENO KATSUNORI**

(54) SILICON CARBIDE UMOS SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the destruction or deterioration of a gate insulating film by the concentration of an electric field and to manufacture the UMOS semiconductor device of high breakdown voltage by making the depth of a trench to be shallower then a second conductive base area.

SOLUTION: In a SiC vertical MOSFET element, the depth of a trench 24 is formed to be shallower than a p-base area 22. When positive voltage is applied to



a gate electrode layer 26, an accumulation layer is generated an n-side wall area 20b, a part between a drain electrode 28 and a source electrode 27 is conducted, current is made to flow and it is interrupted when the voltage of the

Searching PAJ Page 2 of 2

gate electrode 26 is removed. In trench MOSFET, the pn-junction exists in the p-base area 22 in a part deeper than the trench 24. A part where an electric field is concentrated becomes a pn-junction part. Thus, the electric field is prevented from being concentrated on the corner part of the trench 24, tress to a gate insulating film 25 is less and high breakdown voltage becomes possible.

LEGAL STATUS

[Date of request for examination]

17.02.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-77358 (P2001-77358A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int.Cl.)Int.Cl.' 觀別記号			FI				テーマコード(参考)		
H01L	29/78			H0	1 L	29/78		652E	5 F O O 5	
	29/74					29/74		Х		
	21/332							301		
	29/749							601A		
	21/336					29/78		652T		
			審查請求	未請求	水 髓	マダイ (項の数8	OL	(全 7 頁)	最終質に続く	
(21)出願番	身	特顧平11-248115		(71) 出顧人			000005234 富士電機株式会社			
(22)出顧日		平成11年9月2日(1999.9.	2)			神奈川	神奈川県川崎市川崎区田辺新田1番1号			

富士電機株式会社内 (74)代理人 100088339

弁理士 篠部 正治

Fターム(参考) 5F005 AA03 AB03 AC02 AD01 AE07 AE09 AH02 AH04 BA02 BB01

BB02 GA01

神奈川県川崎市川崎区田辺新田1番1号


.....

(54) 【発明の名称】 炭化けい素UMOS半導体素子およびその製造方法

(57)【要約】

【課題】高耐圧で製造の容易なSiCからなるトレンチ型(U)MOS半導体素子を提供する。

【解決手段】pベース領域22の深さより浅いトレンチ24を形成し、そのトレンチ24の底部に、イオン注入および熱処理により、nドリフト領域21bに達するn底部領域20aを形成する。また、トレンチ24の側壁部分に、イオン注入および熱処理により、nサイドウォール領域20bを形成する。



 21a n* ドレイン層
 28 ゲート電板層

 21b nドリフト層
 27 ソース電板

 22 pペース領域
 28 ドレイン電板

23 n ソース領域 20a n底部領域

24 トレンチ 20b nサイドウォール領域

25 ゲート絶機膜

【特許請求の範囲】

【請求項1】炭化けい素サブストレート上に積層された 炭化けい素からなる第一導電型ドリフト層および第二導 電型ベース領域と、その第二導電型ベース領域の表面層 の一部に互いに隔離して形成された第一導電型ソース領 域と、第一導電型ソース領域の表面から掘り下げられた トレンチと、そのトレンチ内にゲート絶縁膜を介して埋 め込まれたゲート電極層と、第一導電型ソース領域と第 二導電型ベース領域との表面に共通に接触して設けられ たソース電極と、炭化けい素サブストレートの裏面に設 10 けられたドレイン電極とを有する炭化けい素UMOS半 導体素子において、トレンチの深さが、第二導電型ベー ス領域より浅いことを特徴とする炭化けい素UMOS半 導体素子。

【請求項2】トレンチの底面に第一導電型ドリフト層に 達する第一導電型ドリフト層より高不純物濃度の第一導 電型底部領域を有することを特徴とする請求項1に記載 の炭化けい素UMOS半導体素子。

【請求項3】トレンチの底部の第一導電型底部領域の不 純物濃度が、第一導電型ドリフト層のそれより高いこと 20 を特徴とする請求項2に記載の炭化けい素UMOS半導 体素子。

【請求項4】トレンチの内壁表面層に第一導電型サイド ウォール領域を有することを特徴とする請求項2または 3に記載の炭化けい素UMOS半導体素子。

【請求項5】トレンチの側壁が傾斜していることを特徴 とする請求項4に記載の炭化けい素UMOS半導体素 子。

【請求項6】炭化けい素サブストレート上に積層された 炭化けい素からなる第一導電型ドリフト層および第二導 30 電型ベース領域と、その第二導電型ベース領域の表面層 の一部に互いに隔離して形成された第一導電型ソース領 域と、第一導電型ソース領域の表面から掘り下げられた トレンチと、そのトレンチ内にゲート絶縁膜を介して埋 め込まれたゲート電極層と、第一導電型ソース領域と第 二導電型ベース領域との表面に共通に接触して設けられ たソース電極と、炭化けい素サブストレートの裏面に設 けられたドレイン電極とを有する炭化けい素UMOS半 導体素子の製造方法において、第二導電型ベース領域を エピタキシャル成長により形成し、その第二導電型ベー 40 ス領域より浅いトレンチを形成し、そのトレンチの底面 に第一導電型不純物を注入し、熱処理して第一導電型底 部領域を形成することを特徴とする炭化けい素UMOS 半導体素子の製造方法。

【請求項7】トレンチ形成後そのトレンチの側壁に第一 導電型不純物を注入し、熱処理して第一導電型底部領域 を形成することを特徴とする請求項6に記載の炭化けい 紫UMOS半導体素子の製造方法。

【請求項8】トレンチを形成し、そのトレンチ内面に酸

を特徴とする請求項6または7に記載の炭化けい素UM

OS半導体素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体材料として 炭化けい素を用い、金属-酸化膜-半導体(MOS)構 造のゲートをもつ電界効果トランジスタ(以下MOSF ETと記す)等のMOS半導体素子、中でもゲート電極 をトレンチに埋め込んだタイプのUMOS半導体素子お よびその製造方法に関する。

[0002]

【従来の技術】炭化けい素 (以下SiCと記す) は、バ ンドギャップが広く、また最大絶縁電界がシリコン(以 下Siと記す)と比較して約一桁大きいことから、特に 高温、電力用への適用が重要と考えられている材料であ り、次世代の電力用半導体素子として期待されている。 これまでに、4H-SiCまたは6H-SiCと呼ばれ る単結晶ウェハを用いて様々な電子デバイスへ応用され つつあり、特に高温、大電力用の半導体素子に適すると 考えられている。上記の結晶は閃亜鉛鉱型とウルツ鉱型 とを積層した形のアルファ相SiCである。他に3C-SiCと称されるベータ相SiCの結晶でも半導体装置 が試作されている。最近では電力用素子としてショット キーダイオード、縦形MOSFET、サイリスタなど、 あるいは最も汎用的な半導体装置であるCMOS-IC が試作され、その特性から従来のSi半導体装置と比較 して非常に特性が良好なことが確認されている。

【0003】中でもSiCの電力用半導体素子としての 最も重要な応用例が縦形MOSFETと考えられてい て、トレンチ型やプレーナ型の縦形MOSFETが試作 されている。ここではトレンチ型の半導体素子をUMO S半導体素子と称する。

【0004】まずこれまでのSiCUMOSFETの例 を示す。図4はSiCUMOSFETの単位セルの部分 断面図である [Onda, S., 他: Phys. Stat. Sol. (a), vol.43, p.369, (1997) 参照]。

【0005】 n* サブストレート層11a上にnドリフ ト層11b、pベース層12が積層され、そのpベース 層12の表面層にn*ソース領域13が形成されてい る。n⁺ ソース領域13の表面からnドリフト層11b に達するトレンチ14が設けられ、そのトレンチ14の 側壁部分にnサイドウォール領域10が形成され、更に 内側にゲート絶縁膜15を介してゲート電極層16が埋 め込まれている。n⁺ ソース領域13とpベース層12 とに共通に接触してソース電極17、n+ サブストレー ト層11aの裏面にドレイン電極18が設けられてい る。図示されない部分でゲート電極層16に接して金属 のゲート電極が設けられる。

【0006】この構造では、ゲート電極またはゲート 化膜を形成後、第一導電型不純物の注入をおこなうこと 50 電極層16に電圧を印加すると、ゲート絶縁膜6を介し

てゲート電極層16に面したnサイドウォール領域10 に蓄積層が形成され、MOSチャネルとなってソース電 極17、ドレイン電極18間が導通する。また、ゲート 電極の印加電圧を取り除くことによって、ドレイン電極 18とソース電極17との間が遮断されて、スイッチン グ機能を示すことになる。電流遮断状態ではpベース層 12とnドリフト層11bとの間のpn接合を中心にし て空乏層が広がって、大きな電圧を維持することができ る。以上がUMOSFETの動作の簡単な説明である。 【0007】このUMOSFETで重要なのは、トレン 10 チ14の側壁部分にnサイドウォール領域10が形成さ れていることである。通常のエンハンスメント型MOS FETではゲート電極の下方に反転層が誘起されてチャ ネルとなるが、SiCでは反転層のキャリア移動度が小 さく、オン抵抗が大きくならない。その対策として、図 4の構造ではエピタキシャル成長により、トレンチ14 の側壁部分にキャリア移動度の大きいnサイドウォール 領域10を形成し、特性向上をねらっているものであ る.

【0008】MOSFETでは、また反転層の長さ(チ 20 ャネル長と呼ばれる)の厳密な制御が求められるが、図 4のようなUMOSFETでは、そのチャネル長がpベース領域12の厚さによってほぼ規定されるので、容易に制御ができるという点ですぐれている。また、トレンチ構造では図から容易に想像できるように、表面の利用 効率が良く、チャネルを広くとることができ、かつ微細な構造が形成できることがその特長である。

【0009】製造方法はさまざま考えられるが、SiCでは熱拡散による深い不純物領域の形成が非常に困難であるため、nドリフト層11bおよびpベース層12をエピタキシャル成長により形成するのが一般的である。またnサイドウォール領域10もエピタキシャル成長で形成した例がある。pベース層12は必ずしもエピタキシャル成長ではなく、ほう素(以下Bと記す)やアルミニウム(以下Alと記す)のイオン注入により形成されることもある。

【0010】nドリフト層11bは、耐圧クラスによって適当な不純物濃度、厚さに設定されるが、例えば1000Vクラスでは、厚さが約10μm、濃度が1×1016cm³である。pベース層12の厚さはほぼチャネル長40となるため、これも設計によるが、1~2μm程度で濃度は1×1016~5×1017cm³である。n・ソース領域13はイオン注入やエピタキシャル成長のどちらでも可能であり、不純物は窒素(以下Nと記す)やリン(以下Pと記す)が用いられる。なお、SiCでは高温でイオン注入することがあるが、その場合にはイオン注入マスクはレジストでは耐えられないので、多結晶シリコン膜や酸化膜、あるいは金属膜が用いられる。イオン注入後のアニールは不純物によって異なるが、一般的には1300℃から1700℃程度でおこなわれる。50

Δ

【0011】さきにも少し触れたが、このプロセスで重要なのは、エピタキシャル成長により、厚さの厚いpベース層12が形成できることと、pベース層12の厚さ(正確にはそれからn・ソース領域13の厚さを引いたもの)がMOSFETのチャネル長となっている点であり、すなわち一種のセルフアライン(自己整合)工程となっていて、チャネル長の制御が容易にできるという特長である。

[0012]

【発明が解決しようとする課題】SiC縦型MOS半導体素子では、非常に優れた特性が期待されるものの、実際にはこれまであまり良好な特性が実現していないか、または実際には製造されていない。その原因の一つはMOSFETの特性が非常に悪く、全体の特性を落としてしまっているからである。具体的にはMOSFETの抵抗が大きいことであった。

【0013】図4の構造ではこれを回避するためにn型 導伝層7をエピ成長により形成しているが、この層を形 成するにはトレンチ溝の横方向成長など非常に高度の技 術を必要とし、製造が容易ではない。

【0014】また、トレンチ構造では最大電界がトレンチのコーナー部に集中するために、ゲート絶縁膜が破壊するという問題がある。図4においてはトレンチ部分の底の部分は結晶方位で酸化膜のもっとも厚く成長する方位を選んで底の酸化膜を厚くすることでその絶縁破壊を防止しようとしている。

【0016】以上の問題に鑑み本発明の目的は、高耐圧で、かつ容易に製造できるSiCUMOS半導体素子およびその製造方法を提供することにある。

[0017]

【課題を解決するための手段】上記課題解決のため本発明は、炭化けい素サブストレート上に積層された炭化けい素からなる第一導電型ドリフト層および第二導電型ベース領域と、その第二導電型ベース領域の表面層にマスクにより選択的に互いに隔離して形成された第一導電型ソース領域と、第一導電型ソース領域の表面から掘り下げられたトレンチと、そのトレンチ内にゲート絶縁膜を介して埋め込まれたゲート電極層と、第一導電型ソース領域と第二導電型ベース領域との表面に共通に接触して設けられたソース電極と、炭化けい素サブストレートの裏面に設けられたドレイン電極とを有するSiCUMOS半導体素子において、トレンチの深さが、第二導電型ベース領域より浅いものとする。

【0018】トレンチの深さより第二導電型ベース領域 50 が深ければ、最大電界はトレンチ底部のコーナーではな

く、第二導電型ベース領域のエッジ部分となるため、ゲ ート絶縁膜の劣化を招くことがなくなる。また浅いトレ ンチですむため、製造が容易である。

【0019】特に、トレンチの底面に第一導電型ドリフ ト層に達する第一導電型ドリフト層より高不純物濃度の 第一導電型底部領域を有するものとする。

【0020】そのような構造であれば、オン抵抗を低減 できる。

【0021】また、トレンチの内壁表面層に第一導電型 サイドウォール領域を有するものとすることもできる。 10 【0022】第一導電型サイドウォール領域は、エンハ ンスメント型MOS半導体素子の反転層より大幅に大き なキャリア移動度が得られるので、チヤネル抵抗を低減 できる。

【0023】トレンチの側壁が傾斜していれば、イオン 注入で第一導電型サイドウォール領域を形成する際に、 その傾斜角の制御により、注入量を調節できる。

【0024】上記のようなUMOS半導体索子の製造方 法としては、トレンチ形成後そのトレンチの底面に第一 導電型不純物を注入し、熱処理して第一導電型底部領域 20 を形成するものとする。

【0025】そのような製造方法をとれば、トレンチの 深さより深い第二導電型ベース領域をもつUMOSFE Tを容易に製造できる。

【0026】第二導電型ベース層をエピタキシャル成長 により形成し、その第二導電型ベース領域より浅いトレ ンチを形成し、そのトレンチの側壁に第一導電型不純物 を注入し、熱処理して第一導電型底部領域を形成しても 良い。

導電型サイドウォール領域をもつUMOSFETを容易 に製造できる。

【0028】また、トレンチを形成し、そのトレンチ内 面に酸化膜を形成後、第一導電型不純物の注入をおこな うこともできる。

【0029】そのようにすれば、酸化速度の結晶方位依 存性を利用して、第一導電型サイドウォール領域へのイ オン注入量を調節できる。

[0030]

しながら詳細に説明する。ただし、図4と共通の部分、 あるいは本発明とかかわりのない部分については説明を 省略する。本発明の重要な応用例としてnチャネルMO SFETを例に取っているが、導電型を逆にしたpチャ ネルMOSFETにも本発明が適応可能なことは勿論で ある。なお、ここで説明するSiCは良く知られている ように、多くのポリタイプが存在するが、主に6Hおよ び4Hと呼ばれるものを対象としている。

【0031】 [実施例1] 図1は本発明第一の実施例 (以下実施例1と記す。以下同様)にかかるSiC 縦型 50 んだん厚くなる。

MOSFETの単位セルの断面図である。

【0032】n+ ドレイン層21a上にnドリフト層2 1b、pベース領域22が積層されたウェハにおいて、 そのpベース領域22の表面層に選択的にn+ ソース領 域23が形成されている。n+ ソース領域23の表面か らトレンチ24が掘り下げられ、そのトレンチ24の側 壁部分にはnサイドウォール領域20bが、底部にはを n底部領域20aが形成されており、そのn底部領域2 Oaは、下のnドリフト層21bに達している。

【0033】トレンチ24内には、ゲート絶縁膜25を 介して多結晶シリコンからなるゲート電極層26が埋め 込まれている。n⁺ ソース領域23とpベース領域22 とに共通に接触してソース電極27、n⁺ ドレイン層2 1の裏面にドレイン電極28が設けられている。図示さ れない部分でゲート電極層26に接して金属のゲート電 極が設けられる。

【0034】主なディメンジョンの一例は、次のような 値である。n⁺ ドレイン層21aの不純物濃度は3×1 O¹⁸cm⁻³、厚さ350μm、nドリフト層21bのそれ は、1×10¹⁶cm⁻³、厚さ10 μm。 pベース領域22 の不純物濃度は1×10¹⁷cm⁻³、厚さ2μm 、n+ ソー ス領域23の表面不純物濃度は1×10¹⁹cm⁻³、接合深 さ0.3μmで、幅は約2μmである。ゲート絶縁膜2 5の厚さは50nm、トレンチ24の幅は2μm、深さ 1.8μm である。図の単位セルのピッチは約10μm

【0035】図4の従来のSiC縦型MOSFET素子 と違っている点は、トレンチ24の深さがpベース領域 22の深さより浅く、トレンチ24の底部に nドリフト 【0027】そのようにすれば、トレンチの側壁に第一 30 層21bに達するn底部領域20aが形成されている点 である。動作は、基本的には変わらない。すなわち、ゲ ート電極層26に正の電圧を印加することによって、n サイドウォール領域20bに蓄積層を生じ、ドレイン電 極28、ソース電極27間が導通して電流が流れ、ゲー ト電極層26の電圧を取り除くと遮断される。

【0036】このトレンチMOSFETでは、トレンチ 24よりも深いところにpベース領域22のpn接合が ある。そして電界が集中する部分は、pn接合部分とな る。このため、トレンチ24のコーナー部に電界が集中 【発明の実施の形態】以下本発明について、実施例を示 40 することがなく、ゲート絶縁膜25へのストレスが少な い構造となっていて、高耐圧化が図られている。

> 【0037】また、nサイドウォール領域20bを従来 のようにエピタキシャル成長でなく、イオン注入で形成 すれば、不純物量、厚さなどを容易に制御可能である。 例えばnサイドウォール領域20bの厚さは、主にトレ ンチ角度のによって制御することができる。すなわち、 トレンチ角度 θ が90°に近いと、側壁には殆どnサイ ドウォール領域20bが形成されない。しかし、トレン チ角度θが浅くなると nサイドウォール領域 20 bはだ

堆積する。

【0038】図2 (a) ないし (f) は、図1のSiC 縦型MOSFETの製造方法を説明するための製造工程 順の表面近傍の部分断面図である。以下順に説明する。 製造方法は、従来のトレンチMOSFETの製造方法と ほぼ同一である。

【0039】先ず、n+ ドレイン層21aとなるn+ サ ブストレート上に、nドリフト層21bとなるPドープ のn型層、pベース領域22となるBドープp型層、n ケソース領域23となる窒素ドープn型層をエピタキシ ャル成長により形成した4 H-SiCエピタキシャルウ 10 ェハを準備する [図2(a)]。 nドリフト層11bは 耐圧によって設計される不純物濃度、厚さに設定され る。例えば1000V 耐圧では厚さが約10μm、濃度 が1x10¹⁶cm⁻³である。pベース領域22、n+ソー ス領域23は、必ずしもエピ成長ではなく、pベース領 域22はBやA1、n+ソース領域23はPやNのイオ ン注入により形成してもよい。

【0040】次に、例えばプラズマCVD法により多結 晶シリコン膜を堆積し、フォトリソグラフィによりパタ ーニングして第一マスクM1とした後、四塩化炭素と酸 20 素の混合ガス等を用いた反応性イオンエッチング(RI E)によりトレンチ24を形成する[同図(b)]。ド ライエッチングはプラズマエッチングでもよい。トレン チ24はpベース領域22を貫通しない深さとする。従 来のトレンチMOSFETではトレンチ深さはかならず pベース領域22よりも深く設定されたが、本発明では これより浅くすることが第一の特徴である。なお、RI Eのときのエッチング条件、パワーやガス圧などによっ て、トレンチ24の側壁角度θを制御することができ る。

【0041】さらに多結晶シリコン膜のマスクM1を利 用して約1000℃の高温でNイオン5aをイオン注入 する [同図(c)]。このときトレンチ24の側壁部分 にもNイオン5aが注入される。その量は、トレンチ2 4の側壁の角度 θ によって制御される。5bは注入され たN原子である。加速電圧は400keV ~1MeV 、総ド ーズ量は約1×10¹⁴cm⁻²である。n型不純物となる不 純物としてはNの他にPなどを用いることができる。高 温でイオン注入することにより、活性化率を向上させる 用のマスクはレジストでは耐えられないので、本実施例 のように多結晶シリコン膜や、酸化膜、あるいは金属膜 等の耐熱性の材料を用いねばならない。

【0042】1300℃、1時間の熱処理をおこない。 注入した不純物濃度を活性化し、トレンチの下方のpべ ース領域22をn型化してn底部領域20aを形成する [同図(d)]。図からわかるように、このときトレン チ24の側壁部分も注入されたn型不純物によりn型化 され、nサイドウォール領域20bが形成される。その

および図2(c)で注入された n型不純物の量に依存し ている。先に述べたようにSiCでは不純物の拡散が殆 ど起きないが、イオン注入時の加速電圧の調節により、 不純物領域の形成される深さを制御することができる。 イオン注入深さが浅いと、注入層が次の熱酸化によって 酸化してしまうので、ある程度深く注入する方が良い。 【0043】パイロジェニック法により、1100℃で 5時間、熱酸化しトレンチ24内面にゲート絶縁膜25 となる厚さ30nmの酸化膜3aを形成した後、減圧CV D法により多結晶シリコン膜1bをトレンチ24内に形 成する [同図(e)]。 n+ソース領域 23の上部にも

8

【0044】以降は従来の製造方法と同一で、ゲート電 極層26をパターニングし、ゲート絶縁膜25およびn ・ソース領域23を一部除去し、ソース電極27のコン タクト領域とする[同図(f)]。

【0045】この後、アルミニウム合金膜を蒸着しパタ ーン形成して、pベース領域22およびn⁺ソース領域 23に共通に接触するソース電極およびゲート電極と し、n⁺ サブストレートの裏面にもドレイン電極を設け るなどしてプロセスを完了する。

【0046】以上の製造方法によれば、トレンチ24の 形成後にエピタキシャル成長を必要とせず、イオン注入 および熱処理だけで図1のUMOSFETを実現でき る。

【0047】本実施例のSiCUMOSFETでは、ゲ ート電極層26に正の電圧が印加されると n サイドウォ ール領域20bに蓄積層が形成され、低いチャネル抵抗 と安定した特性が得られる。

【0048】 〔実施例2〕 図3は、別の製造方法のう ち、熱酸化後イオン注入をおこなう工程の断面図であ る。

【0049】図2(b)のトレンチ形成後に、熱酸化工 程を挿入してトレンチ24の内面に酸化膜3bを形成 し、更に図2(c)と同様にイオン注入を実施する。 【0050】このようにすると側壁へのイオン注入量を 減らすことができる。このとき注意すべきことは、炭化 けい素の熱酸化速度が結晶方位によって大きく異なるこ とである。例えば(0001) Si面を主表面とした場 ことができる。但し、その場合には選択的なイオン注入 40 合、パイロジェニック法により1100℃で5時間、熱 酸化すると、(0001) Si面には約30mの厚さの 酸化膜が形成され、(0001) Si面に垂直な(11 -20)には約500mの厚さの酸化膜が形成される。 すなわち、(0001) Si面がもっとも酸化速度が遅 いので、側壁部分には底面部分より厚い酸化膜が形成さ

【0051】そのため、イオン注入時に側壁部分への注 入量が制限される。従って、先に述べたトレンチの側壁 角度 θ だけではなく、この熱酸化膜の厚さによって δ n 様子は、図2(b)で形成されたトレンチ側壁の角度heta 50 サイドウォール領域20bへの注入量や注入深さを制御

することができる。

【0052】なお、マスク材料には、熱に強い多結晶シ リコンや窒化膜などが適している。

【0053】以上の実施例では縦型MOSFETを取り上げたが、IGBT、MOSサイリスタ等の電圧駆動MOSパワー素子にも適用できる。また、横型MOSFETにも同様の技術を適用することができる。

[0054]

【発明の効果】以上説明したように本発明によれば、SiCUMOS半導体素子において、トレンチの深さを第 1二導電型ベース領域の深さより浅くすることにより、電界集中によるゲート絶縁膜の破壊或いは劣化か防止され、高耐圧のUMOS半導体素子が可能となった。

【0055】また、SiCUMOS半導体素子の製造方法としては、イオン注入によりトレンチ底部に底部領域を、側壁部分にサイドウォール領域を形成することにより、エピタキシャル成長を用いず、安価でかつ安定な方法を提供することができた。

【0056】本発明は、個別のMOSFETに限らず、 CMOS-ICや他のSiC半導体素子にも極めて有効 2 な方法であり、高耐圧、低損失のSiC半導体装置の製 造を容易にするものである。

【図面の簡単な説明】

【図1】本発明第一の実施例のSiCUMOSFETの 部分断面図

【図2】(a)~(f)は実施例1のSiCUMOSF

ETの製造工程順の断面図

【図3】本発明第二の実施例のトレンチ型MOSFET の部分断面図本発明を製造する方法において、熱酸化を 行った場合についての説明図

10

【図4】従来のSiCUMOSFETの部分断面図 【符号の説明】

	1a, 1b	多結晶シリコン膜
	2	窒化膜
	3a、3b	酸化膜
10	5 a	窒素イオン
	5 b	窒素原子
	10	nサイドウォール領域
	11a、21a	n⁺ ドレイン層
	11b, 21b	nドリフト層
	12,22	pベース層またはpベース領域
	13,23	n・ソース領域
	14,24	トレンチ
	15、25	ゲート絶縁膜
	16,26	ゲート電極層
20	17,27	ソース電極
	18,28	ドレイン電極
	19	層間絶縁膜
	20 a	n底部領域
	20b	nサイドウォール領域
	M 1	第一マスク

 21a n*ドレイン暦
 28 ゲート電極層


 21b n ドリフト層
 27 ソース電塩

 22 pベース領域
 28 ドレイン電極


 23 n*ソース領域
 20a n底部領域

 24 トレンチ
 20b nサイドウォール領域

【図3】



25 ゲート地震調



フロントページの続き

(51) Int. Cl.⁷

識別記号

FI HO1L 29/78

テーマコード(参考)

653A 658A